从目前的发展情况来看，Cadence Allegro是一款很好用的PCB设计工具，它的优点有很多，如软件操作界面友好，响应速度块，操作效率高，二次开发功能丰富，规则管理器功能完善，高速设计专属功能强悍等等。在Cadence Allegro 17.2推出以后，新增加了很多心仪的功能。今天我们一起来简述下Cadence Allegro 17.2布线阻抗分析功能。 随着高速电路越来越普及，电路板设计密度

Cadence 推出版本17.2。其中焊盘制作软件的界面较之于之前版本有了大幅度的改变。下面就开始介绍17.2版本的Pad Editor。 点击开始->所有程序->Cadence 17.2->Product Utilities->PCB Editor Utilities->Padstack editor 启动软件后，就会看到如下界面。这就是17.2版本下的编辑器。下面

在实际的使用中我们发现有很多工程师，在使用Pad Stack Editor制作完焊盘后在PCB Editor中找不到焊盘中却找不到这个焊盘。这个问题其实是焊盘保存问题造成的，我们可以通过设置焊盘路径来解决这个问题。  解决方法:1.打开PCB Editor，选择setup – User Perferences  Editor  在左边一大堆文件夹中选择Paths-library，在pa

今天我们用一个实例0603电阻的封装来讲解在Cadence Allegro 17.2软件版本下，怎么快捷的来制作出这个封装的方法。在讲解这个封装制作之前，我们需要对Allegro 17.2元件封装所涉及到的文件类型进行说明，具体如下。 1、 后缀名“.pad” 的文件：焊盘文件后缀名”.psm”的文件。 2、 零件的封装数据后缀名“.fsm”的文件：Flash焊盘文件，应用

Cadence Allegro 17.2中PCB设计的叠层已经能够支持刚性，柔性板和嵌入式技术。允许工程师定义更加准确的叠层信息，比如可以带入各种材料的参数，来用于解决复杂电路情况下的阻抗控制和减少关键信号串扰和链路的分析。Allegro 17.2新的层叠编辑器可以轻松定义那些必须包含的不同层叠，满足刚性、刚柔结合或镶嵌结构所使用的各种导电层和绝缘层设计要求。可以通过使用关联到层叠编辑器的掩模位置

作为PI为最低系统成本而优化设计的LinkSwitch-XT系列的器件之一，LNK362-364在一个器件上结合了一个高压功率MOSFET开关及一个电源控制器。与通常的PWM(脉冲宽度调制)控制器不同,它使用了一个简单的开/关控制器来调节输出电压。这个控制器包括一个振荡器、反馈（检测及逻辑）电路、5.8V稳压器、旁路引脚欠压电路、过热保护、频率抖动、电流限流电路及前沿消隐电路，并与一个700V的功

PCB电源供电系统设计概览 通常在交流分析中，电源地之间的输入阻抗是用来衡量电源供电系统特性的一个重要的观测量。对这个观测量的确定在直流分析中则演变成为IR压降的计算。无论在直流或交流的分析中，影响电源供电系统特性的因素有：PCB的分层、电源板层平面的形状、元器件的布局、过孔和管脚的分布等等。 电源地之间的输入阻抗概念就可以应用在对上述因素的仿真和分析中。比如，电源地输入阻抗的一个非常广泛的应用是

倒装芯片的特点和工艺流程 1.  倒装芯片焊接的概念 倒装芯片焊接（Flip-chip Bonding）技术是一种新兴的微电子封装技术，它将工作面（有源区面）上制有凸点电极的芯片朝下，与基板布线层直接键合。 2.  倒装芯片焊接的特点 与传统的引线键合技术（Wire Bonding）相比,倒装芯片焊接技术键合焊区的凸点电极不仅仅沿芯片四周边缘分布，而是可以通过再布线实现面阵分布。因而倒装芯片焊接技