文档中心
Allegro高级教程之差分对设计约束管理
对于一些复杂的电路板设计，特别是对高速数字电路来说，信号完整性问题是工程师越来越关注的问题，解决信号完整性问题的方法之一就是采用信号差分传输方式，在PCB设计中即采用差分对走线。随着高速电路传输速度的不断提高，信号差分传输方式必将得到越来越广泛的应用。本文就Allegro中的差分对设计做一个系统的介绍。
关键字：Cadence教程、Allegro教程、Allegro PCB、差分对、约束创建、差分布线、高速电路、高速设计、Differential Pair
Allegro基础教程之通用规则约束管理
Allegro PCB Designer具备完善的约束驱动管理系统，可以进行约束的创建、管理和验证。PCB设计中所要遵循的规则约束统一在约束管理器（Constraint Manager）中设定。本文主要对通用规则约束的设定进行介绍，包括物理规则、间距规则和其它一些设计规则。
关键字：Allegro PCB、Allegro教程、Cadence教程、设计规则、创建规则、规则设置、规则约束管理
Allegro基础教程之环境定制优化及文件管理功能
关键字：Allegro PCB、Allegro教程、环境定制、文件管理、快捷键设置、脚本录制（Script）、Stroke、subdrawing、Skill加载、Skill命令
Allegro基础教程之封装库和焊盘制作指南
焊盘和封装是PCB设计的基本组成元素，Allegro提供了多种焊盘和封装形式供用户选择，在〈安装盘符:〉\Cadence\SPB_16.5\share\pcb\pcb_lib\symbols库中。除了直接调用这些焊盘和封装外，用户还可以自定义封装和焊盘，以适应不同PCB板的设计。本文主要介绍在Allegro PCB中，如何制作焊盘和封装库。
关键字：Allegro PCB、Allegro教程、焊盘制作、封装制作、焊盘创建、封装创建
Allegro高级教程之Backdrill设计与分析专题
Backdrill是指删除电路板上多余通孔的生产工艺。对于多层电路板，PCB走线从其中两层进行（除了顶层到底层的走线），就会出现通孔中含有未被使用的部分（Extra Vias），Backdrill中称为Stub。如图1所示。尤其对于高速PCB设计，Stub对信号质量的影响就尤为明显。目前消除通孔对信号质量的影响有两种方法，一是布线过程中使用盲埋孔进行布线，二是采用Backdrill工艺，在加工电路板时钻掉那些多余的Stub。
关键字：Allegro PCB、Allegro教程、PCB设计、Backdrill、Backdrill工艺
Allegro高级教程之实时DFA间距检查与应用设计专题
DFA（Design For Assembly）称为装配设计，是指通过对电子产品进行装配分析，制定出合理的元件装配规则，从而提高设计效率、减少生产成本的设计方法。Allegro PCB Editor提供了布局过程中实时的封装-封装的间距检查，分为side to side、side to end、end to end、end to side四种检查模式。对于复杂的电路板，实时的DFA间距检查与分析有助于提高生产力和生产效率，而且能够降低对计算机辅助制造系统（CAM）的依赖。本文主要介绍如何在Allegro PCB Editor中实现DFA设计与分析。
关键字：Allegro PCB、Allegro教程、DFA、DFA检查
PSpice模型创建与应用实例
PSpice为用户提供了模型转换与编辑工具：Model Editor，用户自己下载的模型参数文件可以通过Model Editor转换成PSpice的模型文件，并且可以建立相应的模型符号。本文以intersil公司的ISL28114元件模型为例介绍如何将下载的Spice模型文件导入到PSpice模型库中，并对模型进行模拟仿真。
一个完整的模型创建与应用实例包括以下几步：
1、导入模型文件
2、建立模型符号
3、应用模型进行仿真
关键字：PSpice仿真、PSpice模型、PSpice建模、PSpice model、模型创建
OrCAD教程之关于建立BOM时不需要上件/插件(no_plug_in)的元器件管理
对于有些线路图，虽然有些器件加在线路图中，但是生产时有可能是不焊的，或者预留的，在出BOM清单时，不希望这些器件也在清单中，针对这类设计，Capture如何实现呢？本文就为大家介绍Capture中对于不同机种元件不插件（不上件）的设计方法。
关键字：OrCAD Capture、OrCAD教程、不插件、不上件、 variant BOM 元件预留