销售咨询热线: 010-88552600

新闻资讯

专家讲坛 | 电容的布局布线-"电源加磁珠",想说爱你不容易(下)

承前:讨论滤波电容的位置与PDN阻抗的关系,提出“全局电容”与“局部电容”的概念。能看到当电容呈现“全局特性”的时候,电容的位置其实没有想象中那么重要。本节:多层板设计的时候,电容倾向于呈现“全局特性”,“电源加磁珠”的设计方法,会影响电容在全局范围内起作用。同时电源种类太多,还会带来其他设计问题。通过上一篇文章,我们知道电容在不同的使用条件,会呈现“全局特性”与“局部特性”。避免研究公式的繁琐,我们来看看实际仿真结果。为了便于研究,设计了一个仿真案例,如图1所示:Case1是┄
2017-09-27查看详情>>

专家讲坛 | 电容的布局布线-"电源加磁珠",想说爱你不容易(中)

承前:从去耦半径出发,通过去耦半径的计算,让大家直观的看到我们常见的电容的“有效范围”问题。本节:讨论滤波电容的位置与PDN阻抗的关系,提出“全局电容”与“局部电容”的概念。能看到当电容呈现“全局特性”的时候,电容的位置其实没有想象中那么重要。启后:多层板设计的时候,电容倾向于呈现“全局特性”,“电源加磁珠”的设计方法,会影响电容在全局范围内起作用。同时电源种类太多,还会带来其他设计问题。通过上一篇文章,我们知道平常“耳熟能详”的电容去耦半径理论,对PCB设计其实没有什么指┄
2017-09-27查看详情>>

如何使用"Cut and Stitch"定制生成快10倍的PCB和IC封装模型

作为经验丰富的SI专家,从抽象电路仿真到详细的3DEM分析,您可能会应用多个求解器和仿真器来完成高速设计任务。而且很多时候,您倾向于应用最详细、计算功能最强大的工具,以获得最准确的结果。缺点是,运行这些工具需要大量的时间。更糟糕的是,由于工具的设置问题,您可能会收到不好的结果。不幸的是,这样的结果还需等待几个小时甚至几天才出现。所有花费的等待时间都被浪费了。多么令人沮丧!但是–我们为什么要忍受这样的挫折,只希望它永远不再发生…其实,你有另一种出路?CutandStitchBradBrim,Des┄
2017-09-21查看详情>>

专家讲坛 | 电容的布局布线-"电源加磁珠",想说爱你不容易(上)

本节:从去耦半径出发,通过去耦半径的计算,让大家直观的看到我们常见的电容的“有效范围”问题。启后:讨论滤波电容的位置与PDN阻抗的关系,提出“全局电容”与“局部电容”的概念。能看到当电容呈现“全局特性”的时候,电容的位置其实没有想象中那么重要。传统的说法,电容有其滤波半径,低频电容滤波半径大,所以布局的时候可以放的稍微远一些。并且常规来说,单纯滤波作用的低频电容不要扎堆布局,讲究均匀摆放。而中高频电容的滤波半径较小,需要严格靠近芯片管脚放置,不能离得太远,要不然电容就“不┄
2017-09-19查看详情>>

专家讲坛 | Cadence 17.2 建库攻略(三)

Footprint建立上期我们讲到了17.2PadDesigner的全新界面介绍以及Pad的建立,今天我们就一起来学习通过17.2来创建一个Footprint,那么现在我们通过几个实例来为大家呈现新建Footprint的完整流程。其实对于17.2创建Footprint来说,和之前版本的流程大同小异,只是在前期建立Pad上有着不一样的界面和database。接下来我们首先看下第一个案例,建立一个微型麦克风的封装。首先来看下案例中datasheet的封装尺寸,在datasheet中我们可以看到这个封装是由2个对称的pin以及一个中间为non-PT钻孔的pad,所以做封┄
2017-09-12查看详情>>

专家讲坛:Cadence 17.2 建库攻略(二)

Padstack建立上期我们讲到了17.2PadDesigner的全新界面介绍,那么今天我们就来聊一下通过全新PadDesigner来创建一个器件,我们通过一个实例来为大家呈现新建器件的完整流程。首先我们来尝试新建一个插装器件的Padstack,下图是需要新建的Pad的相关尺寸,通过此图我们来进一步了解相关推荐值,误差,和实际的钻孔大小等。1、打开paddesigner工具,file-new。2、Padstacktype,下拉菜单选择:ThruPin。3、选择ok,这时候我们看到pad名字已经显示在界面的顶端。4、在PadDesigner里面选择默认的原型焊盘。5、┄
2017-09-08查看详情>>

专家讲坛:Cadence 17.2 建库攻略

17.2的发布对于眼尖的小伙伴都会第一时间发现,这次的新版本更新中最显眼的也就数PadDesigner的界面了。全新的界面及建立Pad的方法,使我们对付各种奇形怪状的Pad显得轻而易举。今天我们就一起来来聊聊17.2建库的那些事。。。。。。PadDesignerUserInterface在17.2版本中,AllegroPadDesigner已经被完全改版了,全新的界面包含了建立特殊PAD的选项,这些选项按照建库的流程从左到右的排列。新的用户界面有PAD的2Dviews突出显示。其他的新feature包括:全新的图形界面。同层或者相邻层的keepout定义。┄
2017-09-05查看详情>>

升级到Allegro17.2-2016的10大理由之4:行业领先的背钻能力

电子设计自动化领域领先的供应商Cadence,与诸位分享CadenceAllegro、Sigrity等产品最新的科技成果和进展,并向电子设计工程师展示Cadence独有的PCB和封装设计解决方案。“升级到Allegro17.2-2016的10大理由”系列继续推出,欢迎共同探讨~~今天带来的是“升级到Allegro17.2-2016的10大理由之4:行业领先的背钻能力”。背钻的发展历程15年来,在很多电子设计中处理5Gbps或更高频率的高速接口布线已越来越常见。在信号过孔上存在Stub的情况下,高速信号换层将会对信号完整性产生巨大影响。总的来说,这些┄
2017-08-18查看详情>>
首页 上页 1 2 3 4 5 6 7 尾页 共有8页57条记录