- 2019-07-03 10:52
YepDesigner：
如何实现allegro brd版图文件版本从17.2降低到16.6 - 2018-07-21 11:15YepDesigner：
DRC定位工具
- 2018-07-21 11:14YepDesigner：
清除设计图上的审核程序YepChecker生成的DRC标识
- 2018-07-21 10:13YepDesigner：
清除设计图上的临时高亮项目
- 2018-07-21 10:11YepDesigner：
简易计算器
- 2018-07-21 10:09YepDesigner：
快速保存模块的走线结果
- 2018-07-21 10:09YepDesigner：
初始化版图的图面大小
- 2018-07-21 05:01YepDesigner：
调用模块的走线结果
- 2018-07-21 04:59YepDesigner：
批量改变走线的线宽
- 2018-07-21 04:56YepDesigner：
如何手动切割铜线
- 2018-07-21 04:56YepDesigner：
实现将铜线更改为铜皮
- 2018-07-21 02:08YepDesigner：
多余走线线段和多余过孔的自动删除以及更改过孔网络信号名称
- 2018-07-21 02:06YepDesigner：
提供走线在单层的Clines长度报告
- 2018-07-21 02:04YepDesigner：
提供与焊盘连接的走线宽度和铜皮宽度的总和报告
- 2018-07-21 02:00YepDesigner：
针对选择的过孔进行网络名称更改
- 2018-07-21 12:35YepDesigner：
BGA封装芯片走线FANOUT扇出
- 2018-07-21 12:33YepDesigner：
针对选择的过孔进行过孔类型替换
- 2018-07-21 12:32YepDesigner：
针对矩形选择区域的铜皮进行切割
- 2018-07-21 12:31YepDesigner：
实现变更为任意的class和subclass
- 2018-07-21 12:03YepDesigner：
实现对symbol与symbol之间均衡分布功能
