技术文档

高效易用的workflow：新增加的workflow窗口，集成设计全流程及高频使用命令，让初学者和经验丰富者都可以将设计做得得心应手。高频使用指令可信手拈来，无需到菜单栏查找，也无需记住命令名称。

现代化的命令窗格：Command分成了输入和输出窗口，输出窗口保留您所有的记录，不同的信息以不同颜色标识，例如警告信息显示橙色，错误信息显示红色。敲入关键字即可联想出多个常用命令，可有效支持设计效率提升。

PSpice17.2最新功能在PSpiceAA中开始支持快速全局添加各种模型参数的全局容差，本文档介绍如何在PSpice中快速添加器件模型和全局参数容差参数。在最新版本的PSpice中，PSpiceAA高级分析允许用户在当前工程中快速添加容差参数，而不需要更新任何器件/模型。核心提升功能如下：为器件/模型参数添加全局容差为全局变量添加全局容差为电压源和电流源添加全局容差为子电路参数添加全局容差为从IC厂家网站上下载的模型参数添加全局容差改进的PSpiceAA用户界面PSpiceAA是PSpice的高级分析工具，包括灵敏度分┄

判断您的设计是否能耐受ESD事件的方式是用ESD枪在实验室里测试一遍。结果或许可行，或许不行。如果不行，另外寻求一个提高性能的设计方案将是很花费时间和成本的。就算结果可行，那你能保证不会再加上更多的TVS二极管作为保护吗？您的竞争对手也许拥有一套更便宜的设计并且性能和您的一样。因此，实验室测试是一种方法，但不是完美的。在搭建设计之前仿真ESD事件会更为有效。如果仿真通过了，您就可以针对成本进行优化了。如果没通过，您可以调整您的设计方案而不用设计一个新的PCB。仿真让您的设计变得┄

承前：讨论滤波电容的位置与PDN阻抗的关系，提出“全局电容”与“局部电容”的概念。能看到当电容呈现“全局特性”的时候，电容的位置其实没有想象中那么重要。本节：多层板设计的时候，电容倾向于呈现“全局特性”，“电源加磁珠”的设计方法，会影响电容在全局范围内起作用。同时电源种类太多，还会带来其他设计问题。通过上一篇文章，我们知道电容在不同的使用条件，会呈现“全局特性”与“局部特性”。避免研究公式的繁琐，我们来看看实际仿真结果。为了便于研究，设计了一个仿真案例，如图1所示：Case1是┄

承前：从去耦半径出发，通过去耦半径的计算，让大家直观的看到我们常见的电容的“有效范围”问题。本节：讨论滤波电容的位置与PDN阻抗的关系，提出“全局电容”与“局部电容”的概念。能看到当电容呈现“全局特性”的时候，电容的位置其实没有想象中那么重要。启后：多层板设计的时候，电容倾向于呈现“全局特性”，“电源加磁珠”的设计方法，会影响电容在全局范围内起作用。同时电源种类太多，还会带来其他设计问题。通过上一篇文章，我们知道平常“耳熟能详”的电容去耦半径理论，对PCB设计其实没有什么指┄

作为经验丰富的SI专家，从抽象电路仿真到详细的3DEM分析，您可能会应用多个求解器和仿真器来完成高速设计任务。而且很多时候，您倾向于应用最详细、计算功能最强大的工具，以获得最准确的结果。缺点是，运行这些工具需要大量的时间。更糟糕的是，由于工具的设置问题，您可能会收到不好的结果。不幸的是，这样的结果还需等待几个小时甚至几天才出现。所有花费的等待时间都被浪费了。多么令人沮丧！但是–我们为什么要忍受这样的挫折，只希望它永远不再发生…其实，你有另一种出路？CutandStitchBradBrim，Des┄

本节：从去耦半径出发，通过去耦半径的计算，让大家直观的看到我们常见的电容的“有效范围”问题。启后：讨论滤波电容的位置与PDN阻抗的关系，提出“全局电容”与“局部电容”的概念。能看到当电容呈现“全局特性”的时候，电容的位置其实没有想象中那么重要。传统的说法，电容有其滤波半径，低频电容滤波半径大，所以布局的时候可以放的稍微远一些。并且常规来说，单纯滤波作用的低频电容不要扎堆布局，讲究均匀摆放。而中高频电容的滤波半径较小，需要严格靠近芯片管脚放置，不能离得太远，要不然电容就“不┄