销售咨询热线: 010-88552600

OrCAD PCB SI

Cadence OrCAD PCB SI信号完整性技术


Cadence OrCAD Signal Explorer能帮助电子设计工程师们解决在电路板设计过程当中遇到的信号完整性问题,这些问题在原理图设计阶段到PCB元器件的布局和布线过程中一直存在。它可以进行布线前和布线后的网络拓扑结构提取、信号仿真分析和验证,允许用户制定设计规则来驱动网络的互连方式来提高PCB设计的稳定性。

随之电子线路的设计密度、复杂度的不断提高、信号的上升沿速率也越来越快,这会带来很多信号完整性的问题,并可能会导致使设计周期变长、设计过程出现反复的迭代、同时也增加了产品的成本。从设计初期到元器件的布局布线,Cadence OrCAD Signal Explorer帮助电子设计工程师们解决了这些在设计过程当中遇到的问题。

  • 各种信号完整性问题对设计从前端到后端提出了新的要求,可以满足使用户很轻松的实现对后布线拓扑结构的提取,以及复杂PCB板高速互联的仿真分析与验证。集成式的设计和分析环境无需转换设计数据库就可对电路板进行仿真和分析。
  • Cadence OrCAD Signal Explorer与Cadence OrCAD PCB Editor完整结合减少了元器件数据库在转换过程当中可能出现的问题。工程师现在可以在设计周期的任意阶段、在电路板局部布局或者全程布局的时候、在局部布线或者完成布线的时候,在没有网络或者PCB数据库的情况下进行信号完整性分析和拓扑结构提取。
  • OrCAD Signal Explorer软件包括有:Tlsim仿真引擎、SigXplorer拓扑编辑模块、SigWave波形显示模块、模型编辑器和各种类型模型转换模块。IBIS模型标准可以完全转换为Cadence DML(器件模型语言)模型,可以实现晶体管级模型和SPICE仿真器同时运行。

优势

  • 可在设计周期的任意阶段进行布线前和布线后的信号完整性分析,确保设计遵守约束规则。
  • 测试、分析和互连拓扑结构的设计提高了电路的可靠性、改善了电路的性能、减少了对原型的修改。
  • 无需从OrCAD PCB Editor导入需要提取的拓扑结构,再转换设计数据库去执行仿真。
  • 提供了一个容易使用的模型编辑环境,能创建、使用和验证各种模型,快速改进了模型仿真的性能。

Cadence OrCAD PCB SI信号完整性技术


Cadence OrCAD Signal Explorer能帮助电子设计工程师们解决在电路板设计过程当中遇到的信号完整性问题,这些问题在原理图设计阶段到PCB元器件的布局和布线过程中一直存在。它可以进行布线前和布线后的网络拓扑结构提取、信号仿真分析和验证,允许用户制定设计规则来驱动网络的互连方式来提高PCB设计的稳定性。

随之电子线路的设计密度、复杂度的不断提高、信号的上升沿速率也越来越快,这会带来很多信号完整性的问题,并可能会导致使设计周期变长、设计过程出现反复的迭代、同时也增加了产品的成本。从设计初期到元器件的布局布线,Cadence OrCAD Signal Explorer帮助电子设计工程师们解决了这些在设计过程当中遇到的问题。

  • 各种信号完整性问题对设计从前端到后端提出了新的要求,可以满足使用户很轻松的实现对后布线拓扑结构的提取,以及复杂PCB板高速互联的仿真分析与验证。集成式的设计和分析环境无需转换设计数据库就可对电路板进行仿真和分析。
  • Cadence OrCAD Signal Explorer与Cadence OrCAD PCB Editor完整结合减少了元器件数据库在转换过程当中可能出现的问题。工程师现在可以在设计周期的任意阶段、在电路板局部布局或者全程布局的时候、在局部布线或者完成布线的时候,在没有网络或者PCB数据库的情况下进行信号完整性分析和拓扑结构提取。
  • OrCAD Signal Explorer软件包括有:Tlsim仿真引擎、SigXplorer拓扑编辑模块、SigWave波形显示模块、模型编辑器和各种类型模型转换模块。IBIS模型标准可以完全转换为Cadence DML(器件模型语言)模型,可以实现晶体管级模型和SPICE仿真器同时运行。

优势

  • 可在设计周期的任意阶段进行布线前和布线后的信号完整性分析,确保设计遵守约束规则。
  • 测试、分析和互连拓扑结构的设计提高了电路的可靠性、改善了电路的性能、减少了对原型的修改。
  • 无需从OrCAD PCB Editor导入需要提取的拓扑结构,再转换设计数据库去执行仿真。
  • 提供了一个容易使用的模型编辑环境,能创建、使用和验证各种模型,快速改进了模型仿真的性能。

OrCAD PCB Designer

OrCAD PCB Designer提供了PCB从概念到生产所有环节所需要的设计解决方案,它具有灵活可扩展特点且经过产品设计验证,市场覆盖了从智能控制、工业机器人、汽车和航空航天等,OrCAD PCB Designer Standard和OrCAD PCB Designer Professional产品均可帮助客户在当今的电子市场保持一定的竞争力。OrCAD PCB 设计解决方案可以缩短设计周期,挑战新兴的软硬结合基板设计,可大大加快产品上市时间,实现设计目标。

Cadence OrCAD Capture CIS_tech brief

CADENCE ORCAD CAPTURE CIS全球应用最多且经过生产验证的原理图输入工具和强大的元件信息管理系统。Cadence OrCAD Capture CIS集成强大的原理图设计功能,其特点主要是具有快捷的元件信息管理系统(CIS),并具有通用PCB设计入口。扩展的CIS功能可以方便地访问本地元件优选数据库和元件信息。通过减少重新搜索元件信息或重复建库,手动输入元件信息,维护元件数据的时间,从而可以提高生产率。无论是设计全新的模拟,数字,或混合信号电路,还是修改现有电路板的电路原理图,或进行层次结构电路图设计,OrCAD Capture CIS提供电路设计从构思到生产所需的一切。

What's new in Capture CIS 16.6

Orcad Capture CIS/ Allegro Design Entry CIS 16.6新增功能列表,如下,具体内容及相关操作见技术白皮书。

1.   在Capture下运行SigXplorer进行信号完整性分析

2.      从菜单中放置PSpice元件

3.      配置菜单和工具栏

4.      设计和库文件保存功能的扩展

5.      查找功能的扩展

6.      NetGroup使用模型的升级

7.      查询并替换Off-Page Connector(端口连接符)

8.      Cache更新扩展

9.      为元器件设置 User Assigned Flag.

10.        实现同一个设计中不同层次电路图的自动顺序编号

11.        数据库压缩与处理能力的增强

12.        打开由低版本软件生成的设计文件

13.        关闭所有标签页

14.        DRC功能扩展

15.        Project SaveAs功能的扩展

16.        学习资料

II. Capture 16.6中已经解决的重要问题

1、CCR 1065649: 兼容16.5和16.3版本问题

2、CCR 730224:对库文件进行了更新但没有更新信息

3、CCR 724738:Update/Replace Cache对用户定义的引脚形状无效

Cadence高速PCB设计实战攻略(视频教程)-第三章03

Cadence高速PCB设计实战攻略(视频教程)-第三章03

Cadence高速PCB设计实战攻略(视频教程)

板级常用设计工具

2016-08-31
序号 文件名称 文件大小 上传时间
1   OrCAD PCB Designer-deehow.pdf 829.81KB 2017-05-25
2   Allegro_PCB_Design.pdf 2.64MB 2016-11-30
3   What's new in Capture CIS 16.6.pdf 2.3 MB 2013-03-09
4   Cadence PCB Designer_datasheet.pdf 904 KB 2010-11-18
5   Cadence OrCAD Capture CIS_tech brief.pdf 1.8 MB 2010-11-18