销售咨询热线: 010-88552600

OrCAD Capture

Cadence OrCAD Capture是一款具有简单易用、功能特点丰富的电路原理图输入工具。由于它简单直观的使用模式和易用性使其成为全球最受欢迎的设计输入工具。同时具有元件信息管理系统(CIS)可以在线访问或从中心元件数据库中调用元器件符号,可以极大的提高电路图的绘制效率。

无论是创建新的模拟电路、修改现有的PCB设计原理图或是绘制层次模块的方框图,OrCAD Capture提供了工程师设计电路所需要的全部功能。原理图输入工具Orcad Capture、物理版图设计工具OrCAD PCB Editor和数模混合仿真工具PSpice A/D之间实现无缝链接,确保电路设计的高效率运作。OrCAD Capture结合Component Information System(CIS)的功能,使得工程师可以随时访问大量在线的元器件符号、也易于查看元器件的各种信息。


优 点:

  • 快速,直观的设计输入提供了完善的原理图编辑工具
  • 层次设计功能和拼接式设计功能提高了复杂图纸的设计效率
  • 高度整合的元件信息管理系统(CIS)构建的优选元件库,可以加快原理图设计进程,降低项目成本
  • 便于查找元器件,并与MRP、ERP、PDM数据库实现高度集成
  • Cadence ActiveParts为用户提供了200多万个元件库,便于灵活选择各种设计元件


特 性:

原理图编辑器

OrCAD Capture层次式和拼接式电路绘制方式继承了OrCAD传统原理图简单易用的设计特点。它将简单直观的界面和快速创建电路的功能相结合。对于大规模复杂电路设计,OrCAD Capture支持拼接式和层次式的电路设计,更有利于层次式电路设计的切换以确保整个设计的连贯性和准确性。

易用性

直观的用户界面,结合16.3版本的改进功能满足了快速绘制且提高设计效率的要求。例如:自动连线功能,引脚间的布线通常是一项乏味的工作,该功能实现了从一个引脚到另外一个引脚的自动快速添加连接线。菜单中OLE提供了导线/网络/元件的色彩自定义,利用表单界面方式为用户提供了更好的视觉体验。

设计重用

设计复用可以大大减少设计时间,提高设计品质。对于已经摆放及连线完成且通过验证的电路可以直接被复用到现有设计中去。典型的设计重用案例有开关电源模块、RF电路设计模块、多通道电路模块(I/O、驱动程序等)、存储器电路模块等。

设计规则检测

orcad Capture具有可选择的设计规则检查(DRC)功能,在进行后续设计前要进行全面检查原理图是否违背DRC设计规则,以缩短设计周期并减少设计反复的各种成本。设计规则检查包括冗余元件检查,无效封装和电气规则冲突检查等。

元件信息系统

元件信息系统(CIS)是OrCAD Capture设计解决方案的核心部分,它可以自动同步和检验原理图设计中的元件和相关联的优选元件数据库。CIS与微软ODBC组件数据库兼容,能够直接调用存储在MRP,ERP或PLM系统以及工程数据库中的元件信息。相关数据支持CIS允许创建和使用关系型元件数据库表格,这些关系型表格与元件信息表格是一对多的关系。关系型数据可能包含多个供应商/制造商的元件编号(如电阻元件编号表)。基于这种数据结构,沿着这些关系型数据表格搜索和查询元件变成可能。

元件调用

元件数据和器件信息在CIS中可以很方便的进行查询,设计师可以大大减少查找器件的时间。元件信息系统(CIS)的内置系统用于创建、跟踪和认证元件,可以使用任意属性组合作为元件搜索条件。当设计师调用一个元件后,CIS会提取该元件的所有相关技术数据,包含电气、物理、功能、采购以及制造特性,然后在原理图页面上可以对其进行检索。设计师如果直接从企业数据库(CIS)中添加元件,可以最大限度的减少产生元件报表和生成元件清单的错误,还可以设定元件的工业标识,例如RoHs和WEEE。

互联网元件助理

CIS还可以通过互联网元件助理(ICA)访问网络数据库的元件信息。由于访问的是企业数据库,所以可以在网络上查询元件的电气,物理和制造性能,在原理图中可以对其进行编辑和检索。ICA包含了免费的Cadence ActiveParts在线电子元件数据库,有200多万个元件信息可供使用。ActiveParts用户可以搜索和选择具体的元件,并在摆放到原理图前进行预览。

同一原理图不同机型

BOM表的生成

Orcad Capture支持同一原理图不同机型BOM表的生成功能,这样设计师不必重复维护原理图副本及手动编辑BOM表。基于同一原理图,设计师可以导出多个装备机型的BOM表。FPGAOrCAD Capture和OrCAD FPGA Systerm Planner结合使用来解决工程师在PCB电路板上设计多引脚数的FPGA时遇到的创建初始引脚分配,确保板子的走线等问题。FPGA-PCB协同式设计提供了一个完整的、可升级的技术,以及最佳引脚分配规则,符号创建和流通的“设计规则精细化”的自动创建。通过手动修复自动引脚分配和易出错过程,解决并消除了不必要的重复设计,并缩短创建最佳引脚分配的时间。

Capture环境中FPGA创建

OrCAD Capture支持FPGA设计的快速导入功能和创建FPGA符号和元件。随着不断增加的引脚数和FPGA元件的复杂度,通常使用以GUI为基础的OrCAD Capture创建一个或多个基于FPGA元件I/O元件的引脚文件。Capture也具有分割元件功能,依据设计需要,可以灵活设置电源管脚显示、管脚形状、为管脚群组管理。FPGA元件也可以采用FPGA对话框输出,FPGA输出可以在FPGA和PCB设计之间实现双向连接。

协同设计

OrCAD FPGA System Planner为FPGA-PCB协同式设计提供了一个完整的解决方案,允许用户创建最优的FPGA准确式结构引脚分配。FPGA引脚的自动分配是基于用户指定,连接基础界面,结合FPGA引脚分配规则和在PCB上进行实际布线。自动引脚整合技术避免用户手动中易错的过程并缩短了FPGA在PCB设计布线创建初期引脚分配的时间(引脚位置预测)。这种独特的引脚位置预测分配方法消除了手工方法中不必要的物理设计迭代次数。OrCAD FPGA System Planner综合了OrCAD Capture和OrCAD PCB Editor,它可以读取和创建OrCAD Capture原理图和封装。此外,OrCAD PCB Editor平面视图会显示存在的封装库。在布局时可以修改布线,可以从OrCAD PCB Editor直接访问FPGA System Planner引脚进行最佳化分配使用。

OrCAD PCB流程

OrCAD PCB Editor的无缝双向整合技术可以实现原理图与电路板之间的同步交互式布局,使两者始终保持一致。自动工程变更指令(ECOs)可在进行任意元件的引脚互换、门互换,以及元件名称或参数发生改变时及时反标回原理图输入工具。OrCAD Capture CIS自带一个原理图元件符号库,它具有VHDL模块,EDIF原理图和其它CAD厂商对应的网表接口。

OrCAD PCB Designer

OrCAD PCB Designer提供了PCB从概念到生产所有环节所需要的设计解决方案,它具有灵活可扩展特点且经过产品设计验证,市场覆盖了从智能控制、工业机器人、汽车和航空航天等,OrCAD PCB Designer Standard和OrCAD PCB Designer Professional产品均可帮助客户在当今的电子市场保持一定的竞争力。OrCAD PCB 设计解决方案可以缩短设计周期,挑战新兴的软硬结合基板设计,可大大加快产品上市时间,实现设计目标。

Cadence OrCAD Capture CIS_tech brief

CADENCE ORCAD CAPTURE CIS全球应用最多且经过生产验证的原理图输入工具和强大的元件信息管理系统。Cadence OrCAD Capture CIS集成强大的原理图设计功能,其特点主要是具有快捷的元件信息管理系统(CIS),并具有通用PCB设计入口。扩展的CIS功能可以方便地访问本地元件优选数据库和元件信息。通过减少重新搜索元件信息或重复建库,手动输入元件信息,维护元件数据的时间,从而可以提高生产率。无论是设计全新的模拟,数字,或混合信号电路,还是修改现有电路板的电路原理图,或进行层次结构电路图设计,OrCAD Capture CIS提供电路设计从构思到生产所需的一切。

Cadence OrCAD Capture原理图输入

Cadence OrCAD Capture是一款具有简单易用、功能特点丰富的电路原理图输入工具。由于它简单直观的使用模式和易用性使其成为全球最受欢迎的设计输入工具。同时具有元件信息管理系统(CIS)可以在线访问或从中心元件数据库中调用元器件符号,可以极大的提高电路图的绘制效率。

What's new in Capture CIS 16.6

Orcad Capture CIS/ Allegro Design Entry CIS 16.6新增功能列表,如下,具体内容及相关操作见技术白皮书。

1.   在Capture下运行SigXplorer进行信号完整性分析

2.      从菜单中放置PSpice元件

3.      配置菜单和工具栏

4.      设计和库文件保存功能的扩展

5.      查找功能的扩展

6.      NetGroup使用模型的升级

7.      查询并替换Off-Page Connector(端口连接符)

8.      Cache更新扩展

9.      为元器件设置 User Assigned Flag.

10.        实现同一个设计中不同层次电路图的自动顺序编号

11.        数据库压缩与处理能力的增强

12.        打开由低版本软件生成的设计文件

13.        关闭所有标签页

14.        DRC功能扩展

15.        Project SaveAs功能的扩展

16.        学习资料

II. Capture 16.6中已经解决的重要问题

1、CCR 1065649: 兼容16.5和16.3版本问题

2、CCR 730224:对库文件进行了更新但没有更新信息

3、CCR 724738:Update/Replace Cache对用户定义的引脚形状无效

Cadence高速PCB设计实战攻略(视频教程)-第三章03

Cadence高速PCB设计实战攻略(视频教程)-第三章03

Cadence高速PCB设计实战攻略(视频教程)

板级常用设计工具

2016-08-31
序号 文件名称 文件大小 上传时间
1   OrCAD PCB Designer-deehow.pdf 829.81KB 2017-05-25
2   Allegro_PCB_Design.pdf 2.64MB 2016-11-30
3   What's new in Capture CIS 16.6.pdf 2.3 MB 2013-03-09
4   Cadence PCB Designer_datasheet.pdf 904 KB 2010-11-18
5   Cadence OrCAD Capture原理图输入.pdf 849 KB 2010-11-18
6   Cadence OrCAD Capture CIS_tech brief.pdf 1.8 MB 2010-11-18