销售咨询热线: 010-88552600

Allegro PCB SI

Allegro PCB SI

Cadence提供了集成高速设计与分析环境,以简化在数字印刷电路板(PCB)系统上的高速互联创建。种类丰富的高级功能使得电子工程师能够非常容易地探索、优化和解决电力性能相关的问题,不管是在设计周期的哪个阶段。通过约束驱动的设计流程,这种独特的环境提高了一次性成功的可能性,降低了最终产品的总成本。

Cadence PCB信号完整性(SI)与电源完整性(PI)分析技术提供了可调整的、节约成本并且支持前仿真和后仿真的系统互联设计和分析环境。他们提供了在电路板、多层板和系统级的高级分析。Cadence PCB SI和PI产品与Cadence PCB编辑器、Cadence Allegro PCB布线器、Allegro Design Entry HDL和Allegro System Architect紧密结合,能够实现端到端、约束驱动的高速PCB系统设计。

Cadence PCB SI让设计师能够在整个设计过程中解决高速问题,从而能够解决设计密度、复杂度和高速边缘变化率的不断提高而带来的问题。这种方法让设计团队不用在设计过程的后期进行耗时的仿真-修复-仿真的迭代。它还让设计师通过以制造容限来建立拓扑和模型进行分析从而使得产品的电汽性能最优化以及成本最小化。Cadence PCB SI让用户能够在布线选择(规则)中,对电汽性能和可靠性的影响进行利弊权衡。一旦确定,会以这些最优约束来驱动PCB的物理布局和布线。综合的设计和分析环境让设计师不用转化设计数据库进行仿真。设计师还可以通过考虑封装设计对芯片间传输信号整体表现的影响,从而解决时序容限不断缩小的问题。该综合流程让设计师能够轻松执行对复杂高速PCB系统的布局前和布局后的模型提取与仿真验证。

以下产品采用了Cadence PCB 信号和电源完整性技术:

  • Cadence Allegro PCB SI L、XL和GXL
  • Cadence OrCAD Signal Explorer

优点

  • 减少设计高速互联所需的时间,并提高一次性成功的可能性。
  • 缩短建立最优约束所需的时间,实现约束驱动的PCB设计流程。
  • 通过参数扫描分析提高产品性能。
  • 通过使用Allegro PCB PI Option XL设计PCB电源网络降低最终产品的单位成本。
  • 通过高级仿真技术消除了Multi Gigabit高速串行传输设计用物理原型进行多次验证的过程。
  • 使用S参数和单个或耦合过孔模型实现快速的MGH信号分析,缩短设计周期。
  • 提高产品质量、成本和性能。
  • 通过与其他Allegro设计平台完美融合的虚拟原型环境来节约设计时间。
  • 通过使用Cadence设计锦囊(Design-inIP)协助分析并减少设计时间。


综合高速设计与分析

Allegro PCB SI可以对Allegro PCB Editor数据库进行读写操作,避免可能出现的转换问题,并且容许约束和模型被嵌入到电路板设计文件中。综合的设计和分析系统很注重从前端到后端的多线拓扑建构。例如,差分对和拓展线路(带有串联终端的线路)会被作为一个电网络进行识别、提取和仿真。

源同步,公共时钟信号设计SIGXPLORER模块

Cadence PCB SI技术含有一种模块(SigXplorer模块),能够在原理图出来之前进行预布线拓扑设计和分析。这种分析类型在设计周期的最初阶段非常普遍,此时设计师会评估使用新设备技术或提高总线传输速率造成的影响。SigXplorer能够被用于建造和确认详细的电力拓 扑模型,并在详细的设计过程开始之前证明新技术的可靠性。

SigXplorer是一种图形化拓扑设计环境,让设计工程师可以建立临界信号的原型,了解其灵敏性,并使用假设法建立最优约束。通过在设计周期的最早阶段执行这种分析类型,设计师可以评估使用新设备技术或提高边缘变化率造成的影响。

使用Cadence PCB SI技术,用户可以从Cadence PCB编辑器中提取一个线路,该编辑器提供了物理拓扑的电力结构界面,包括会影响阻抗或速率的互联通路和变化情况。这使得设计工程师可以执行电力行为的假想研究,而不用编辑PCB设计。工程师可以调查改变电路结构参数值的影响,并建立一个可以接受的方案,无需打扰PCB设计过程。这种能力在PCB设计过程的任何阶段均可应用,从原理图到布局后的PCB再到已全部布好线的电路板。

通道仿真分析

Allegro PCB SI GXL内的通道仿真分析引擎解决了高容量、高性能逐比特仿真的需要,能够保证时序和电压容限符合MGH信号传输的要求。这使得用户能够非常迅速地仿真数百万比特。在常见的PC/Windows平台上,它可以在几秒钟内仿真一万比特,在一小时内仿真一百万比特。

通道仿真与传统的电路仿真方法一致。用户可以迅速比较晶体管级仿真结果与通道分析仿真结果。系统设计用户可以迅速的为复杂的驱动器或接收器建立实用设置(“tap设置”)。设计师可以在几秒钟内得到特定拓扑的最优设置,可以节约数周的仿真时间。用户可以在激励中加入确定或随机抖动,临近通道或信号的串扰以及数据的编码方式,以确定仿真眼图的高度和宽度。

IC设计用户可以使用通道仿真,迅速评估新器件是否可以适用于系统公司已设计好的通道, 可以进行频率变化, 占空比失真(DCD)等分析并查看采样错误,确认时钟与数据恢复(CDR)电路在抖动容限内工作的情况。

通过统计分析生成眼进行通道兼容性分析

很多系统公司在设计过程的初期,希望发现现有的通道是否可以处理更高码率的发射器与接收器,以提高通道的容量。为了解通道是否能够由更高码率的收发器所驱动,Allegro PCB SI GXL提供了一种统计分析生成眼图的引擎。它提供了一种通用的反馈均衡器(FBE)、一种理想的前馈均衡器(FFE)以及一种理想的判决反馈均衡器(DFE)。用户可以改变抽头(Tap)的数量,并且在内建模型中设置抽头的参数,通过纯统计方法进行通道兼容性分析。

通过算法模型支持实现高速串行传输器件模型的通用性。

以5Gbps以上速率运行的设备需要使用算法模型对其行为进行建模。通道分析让用户在分析中嵌入从高速串行收发器供应商处获得的可执行算法模型插件。此插件以动态链接库(DLLs)的 形式提供。

通道分析通过IP供应商提供的可执行算法模型插件,实现了高速串行收发器模型的互用性的独特功能。

约束驱动的PCB设计过程

Cadence PCB SI技术与Allegro PCB设计平台的约束管理器系统完美搭配。源自仿真的约束可以在SigXplorer中形成电气约束(EC Set)这些EC Sets然后可以通过约束管理器应用到其他线路中。Allegro PCB SI、Allegro Design Entry HDL和Allegro PCB Design中都有约束管理器,它可以让设计师使用通过仿真和参数扫描分析建立的约束,并实现一个约束驱动的物理布局布线过程。

使用EMCONTROL进行规则检查

通过应用标准规则和用户定义规则的组合,EMControl使得耗时数周的手动检查不再必要,提高了产品质量与可靠性。对于标准规则, EMControl为常见的EMI相关布局和布线问题提供了全面的设计规则检查(DRC)。对于用户定义的规则,EMControl允许创建适合公司设计方针的定制规则。更重要的是,这些规则将高速设计“经验”作为定制规则,而这又可以在未来的设计中被重用。

EMControl模块可以通过SigXplorer和Allegro PCB SI预测远场差模辐射。它还允许分析将辐射保持在可接受范围内所需的设计策略。Allegro PCB SI中提供的近场EMI分析可以预测在板平面上的辐射能量。通过分析近场EMI模式,设计师可以识别已布线网络的哪个部分产生出最大的辐射能量,并据此对设计进行修改。

模型开发与验证

Cadence PCB SI技术包含一个模型完整性工具模块,让设计师可以在易于使用的编辑环境中快速创建、操作和验证模型。支持的设备模型规格包括:

  • IBIS 4.2规范中定义的外部模型: Veriloga、Cadence Spectre、HSPICE、Cadence eSpice模型。
  • IBIS ICM封装和连接器模型。
  • Mentor/Quad XTK。
  • Cadence器件建模语言(DML)。
  • Synopsys HSPICE晶体管级模型(需要HSPICE仿真器和授权,Allegro PCB SI中并不包含)。
  • Spectre晶体管级模型(仅限Sun Solaris、HP-UX和Linux RHEL 3.0 平台)。它应用了一种综合的、功能有限的Spectre仿真器版本,Allegro PCB SI XL中有提供。

Spectre-to-DML转化模块通过Spectre仿真辅助创建DML模型。通过 Spectre仿真、缓冲器仿真结果的输出,用户可以迅速创建DML模型。在模型完事性工具中,典型、最大和最小边界条件的V-I和V-T数据表从Spectre仿真结果中得到。可靠的、智能的最佳曲线拟合算法提供了精确的DML模型。HSPICE-to-IBIS转化模块让用户可以通过HSPICE仿真创建IBIS模。

电源传输系统设计

Allegro PCB PI是可以添加到Allegro PCB SI的一个选项。这种独特的、集成的设计和分析环境让电源传输系统中噪声的量化与控制不再依靠猜测。它让用户可以专注于设计,而不用苦恼于CAD系统和分析引擎之间的数据转化问题。它将Sun Microsystems公司可靠的技术集成到Cadence设计和分析环境中,解决高速设计中碰到的电源传输问题。

PCB PI包含一种用于设计和优化高速PCB设计中电源分配系统的频域分析方法(求解传输阻抗)。它让用户可以迅速而轻松地进行“变化-仿真-分析”的迭代。Cadence技术的基础在于电源分配系统的阻抗是由频率决定的,必须在一定频率范围内得到分析和控制。最大供应电流和可容忍的电压纹波被用于获取主供电系统的设计参数--即目标阻抗。在一定频率范围内优化电源分配系统的传输阻抗以满足目标阻抗的要求。

这种方案为电源分配系统的实际设计提供了独特的技术, 它可以一次分析得到PCB上各处的传输阻抗曲线显示在波形显示窗口中,通过点击波形图,突出显示PCB上的相应区域,并对解决问题需要的电容器类型和数量提供建议。通过与分析环境结合的PCB设计编辑器,工程师可以在必要的地方选择和放置退藕电容,然后立即分析查看问题解决的效果。

设计锦囊 (deSign-in iP PortFolioS)

对于IC制造商来说,快速量产取决于系统公司对新器件的快速采用。不过,差异化的设计环境、复杂的I/O结构、以及多吉比特的高速码率的结合,使得新器件仿真和实现到PCB系统中成为一个复杂而昂贵的过程。

来自Cadence和主要业界合作伙伴的创新设计锦囊协助解决了这些问题。使用Allegro PCB SI设计与分析环境中的技术,IC制造商可以帮助客户缩短他们在复杂硅片器件上的设计时间,以提供高速芯片设计锦囊的方式为他们的设计指导提供一个可执行的版本。这些设计锦囊包含了随时可仿真的拓扑,经过验证的模型、嵌入到实例PCB文件中布局约束,实现约束驱动的布局流程、教程、文件、脚本和其他应用。设计锦囊让工程师只要用最少的设置时间就可以精确仿真PCB拓扑,让他们比在设计锦囊协助的情况下快20倍获得精确的仿真结果。

Cadence用户可以从以下网址下载所有设计锦囊:http://www.cadence.com/products/sipkbd/ic_designindt.asp

DDR2设计

一种设计系统级DDR2内存接口的方法,应用了来自Alter、Micron Technology和Cadence的IP。该方法表明DDR2设计锦囊也可以被应用到其它高速源同步信号设计中。

PCI EXPRESS设计

随着MGH串行接口变得越来越常见,很多系统公司正在选用下一代PCI总线--PCI Express。PCI Express设计锦囊提供了这种环境,在其中,芯片供应商可以分享他们使用PCI Express的芯片的设计需求。系统公司可以对芯片供应商的芯片性能与系统要求之间做出权衡。

特定的芯片组设计

  • 英特尔IXP2800网络处理器设计锦囊。欲知更多详情,请联系你的英特尔销售代表,并索取IXP2800网络处理器的硬件设计工具包(HDK)。
  • XILINX VIRTEX II-PRO设计。欲知更多详情,请访问www.xilinx.com或者联系你的Xilinx或Cadence销售代表。

操作系统支持

Allegro平台技术:

  • Sun Solaris
  • Linux
  • IBM AIX
  • Windows

OrCAD技术:

  • Windows

CADENCE服务与支持

  • Cadence应用支持工程师会通过电话、电子邮件或互联网回答你的技术问题,他们还可以提供技术援助和定制培训。
  • Cadence指定的讲师提供70多节课程,将他们的现实经验带到教室中。
  • 超过25个“互联网学习系列”(iLS)在线课程给予你培训的灵活性,让你可以在自己的电脑上通过互联网进行学习。
  • SourceLink®在线客户支持全天候为您的技术问题提供解答,包括最新推出的软件、产品变更信息发布、技术文献、解决方案、软件更新等。


Cadence高速PCB设计实战攻略(视频教程)-第三章03

Cadence高速PCB设计实战攻略(视频教程)-第三章03

Cadence高速PCB设计实战攻略(视频教程)

板级常用设计工具

2016-08-31
序号 文件名称 文件大小 上传时间
1   Allegro_PCB_Design.pdf 2.64MB 2016-11-30