销售咨询热线: 010-88552600

Allegro Sigrity SystemSI

SystemSI-高效的串并行通道分析


面对更高速的10Gbps以上的高速通道Channel的通讯信号传输,大多数采用差分方式设计,这样可以持续更快速的传输大比特数据量,SystemSI的高速串行和并行模块,可以适应高速信号传输通道的标准分析流程,支持AMI算法建模接口,更便利创建发送端和接收端模型,同时内部的参数定义完全将芯片设计和业界高速传输标准(DDR3,4/HDMI/USB/PCI-E等)以流程化的设计方法提供给用户,最终满足用户对系统总体的误码率BER的预测,并判断抖动,噪声是都在指定的容限内,操作也是流程化的简单易用。

SystemSI的模块化设计允许用户方便的搭建任意拓扑,支持最新的IBIS/Spice/TouchStone/IBIS-AMI模型。SystemSI可以对高速串行通道进行眼图,误码率分析,对系统中的任意参数进行扫描,得到最优化配置,并且集成了PCI-E,SATA等工业标准,直接对仿真结果进行判别。SystemSI可以对整个DDR系统进行准确的SSO分析,集成JEDEC标准,自动为用户量测SI参数,并以此为基础,进行自动的时序分析。

用SystemSI评估端对端串行通道的性能可以快速的对设计方案进行取舍。对于多个串行通道的设计,可以通过高效的总线扫描功能自动化分析可行的方案。

SystemSI能够判断10Gbps以上的设计中串扰对抖动的影响。SystemSI可以支持奇模、偶模、最差和随机串扰分析。相邻的信号网络可以用同相、反相和随机的方式打开或关闭。在支持通道设计快速改进的同时,SystemSI还可以评估IC芯片信号处理和时钟数据恢复(CDR)的效果。

SystemSI主要用于处理高速数据通道,仿真时可以模拟出几百万bit的数据进行仿真,并能充分考虑从DC到10Gbps以上的串行通道数据传输设计,提供了很高精度的仿真,准确清晰的显示了误码率评估数据,在设计高速的串行通道时非常有用。

SystemSI主要功能:

  • 仿真高速串行通道误码率(BER)
  • 应用IC芯片的AMI发送端和接收端模型
  • 仿真10Gbps以上设计中的抖动和噪声
  • 评估IC芯片的信号处理和时钟数据恢复(CDR)的效果
  • 用图表形式表示信道的特性
  • 精确的仿真通道中的S参数模型
  • 通过总线草庙高校的分析多个串行通道
  • 利用通道仿真模板和通用的AMI模型来进行快速仿真

SystemSI-高效的串并行通道分析

SystemSI分为Serial Link Analysis和Parallel Bus Analysis两个模块。

SystemSI Serial Link Analysis

SystemSI Serial Link Analysis提供了一个复杂的环境进行高速串行通道的准确评估,从而确保IC封装和PCB设计的稳定性。芯片制造商可以使用Serial Link Analysis来创建IBIS AMI(算法建模接口)发送端和接收端的模型。封装和主板部门可以使用Serial Link Analysis来预测总体的误码率(BER)并判断抖动和噪声是否在指定的容限内。Serial Link Analysis提供了卓越的准确性和操作的方便性。


SystemSI Serial Link Analysis典型应用:
  • 全通道的频域S参数分析,可提取从Tx到Rx的整个链路的SDD/SDC/SCD/SCC差模网络参数,可提取通道的阶跃、冲激响应
  • 提取通道时域分析的眼图轮廓,可灵活定义眼图模板,允许用户灵活设置链路中间节点作为时域波形观察点,可保存时域波形
  • 统计分析可输出3D/2D的误码率/噪声浴盆曲线, 3D眼图概率密度分布, 2D统计眼图等
  • 模块敏感度分析, 基于归一化指标给出各个模块对噪声、抖动的贡献值
  • 完整的输出链路仿真报告,包括参数设置,波形路径、眼图、浴盆曲线等
  • 通过总线扫描功能高效的分析多个串行通道
  • 利用通道仿真模板和AMI模型来进行快速仿真
  • 仿真数据后处理及自动生成报告
SystemSI Serial Link Analysis主要优点:
  • 向导式、模块化的系统拓扑编辑界面,简单易用,用户可快速搭建单通道、多通道串扰分析和复杂的背板分析系统
  • 完全支持最新的IBIS-AMI算法模型
  • 自带丰富的AMI模型库,如FFE, DFE/ CDR, CTF等
  • 支持AMI模型的高级应用,如多AMI模型级联、多通道中继Repeater等。工具内嵌相应模板
  • 可提供灵活的多层次的AMI建模服务
  • 全面的抖动/噪声分析,可灵活设置随机、器件、周期抖动/噪声,频率偏移,占空比扰动等
  • 灵活的参数扫描分析,可快速扫描抖动/噪声设置, 均衡器参数,通道模型,子电路模型参数等
  • 自带高速串行工业标准设计接口包(包括SFP+, HDMI, PCI-e等),可快速评估特定串行链路性能
  • 支持Pre-layout分析,可自定义传输线模型参数,层叠设计,参数扫描等
  • 支持3D full-wave的Via模型提取
  • 支持非理想电源地网络
  • 仿真数据后处理及自动生成报告

SystemSI Parallel Bus Analysis

SystemSI Parallel Bus Analysis提供了一个源同步系统(如DDR,DDR2, DDR3)的分析环境,从而确保设计的信号质量与时序满足要求。可以使用Parallel Bus Analysis来预测时序余量是否在指定的容限内。Parallel Bus Analysis提供了卓越的准确性和操作的方便性。


SystemSI Parallel Bus Analysis典型应用:
  • 准确输出各信号的波形,包括反射、ISI、串扰、SSN等现象
  • 完整的输出链路仿真报告,包括参数设置,过冲、眼图质量、时序等
  • 支持全通道的频域S参数分析,可提取从Tx到Rx的整个链路的SDD/SDC/SCD/SCC差模网络参数,
  • 可提取各信号通道的频率响应曲线
  • 可提取通道时域分析的眼图轮廓,可灵活定义眼图模板
SystemSI Parallel Bus Analysis主要优点:
  • 向导式、模块化的系统拓扑编辑界面,简单易用,用户可快速搭建不同拓扑的并行通道分析系统
  • 支持power-aware ‘BIRD95’ IBIS、transistor、IBIS、SPICE、Touchstone、BNP syntax模型
  • 支持非理想电源地网络
  • 支持Pre-layout分析,可自定义传输线模型参数,层叠设计等
  • 全面准确模拟仿真中关心的反射、ISI、串扰、SSN等现象
  • 内部集成基于JEDEC标准的测量方法,输出各信号的过冲、眼图质量、时序等报告

Cadence高速PCB设计实战攻略(视频教程)-第三章03

Cadence高速PCB设计实战攻略(视频教程)-第三章03

Cadence高速PCB设计实战攻略(视频教程)

板级常用设计工具

2016-08-31
序号 文件名称 文件大小 上传时间
1   Allegro_PCB_Design.pdf 2.64MB 2016-11-30