Cadence OrCAD 16.5版本介绍
发布时间: 2011-06-27
具有高性价比的PCB板级设计解决方案
Cadence® OrCAD® PCB设计技术提供了一套从原理图设计到PCB制造输出的完整且低成本的PCB设计解决方案。为了达到项目设计要求，PCB设计工程师和电路设计工程师需要功能强大，直观易用，且无缝集成的一体化PCB设计工具。 OrCAD PCB设计技术提供了完整的从前端原理图绘制，集成的数模混合仿真、PCB布线前/后信号完整性分析、PCB布局和布线工具，集成一体化的设计环境极大地提高了设计效率，加快了产品的上市。
OrCAD16.5版本为主流PCB设计市场提供了更多新颖且实用的功能，以满足目前PCB设计日益增长的需求。基于探索和不断更新升级的Cadence OrCAD技术， 16.5版本将确保在您需要的时候可以使用到相应的设计工具。
OrCAD16.5新的套装产品介绍
为了更好地满足目前的设计和成本要求，Cadence发布了16.5版本PCB设计套装。新的套装产品可以让用户随意选择适合自己的设计工具。
OrCAD 16.5新改善的功能
约束管理
每个设计需要控制和约束的网络数量在不断增加。为了有效地管理约束规则实现设计符合定义的约束规则，发布后的16.5版本带来了先进的主流技术，让您在设计初期通过一个简单的表格界面创建设计规则。这些设计规则会对PCB设计过程进行实时检查，确保在整个设计流程中符合当前的设计规则。约束驱动设计流程缩短了产品一次设计成功的时间，同时也降低了产品 的总成本。
使用约束管理器可以定义如下规则：自定义网络，差分对属性，设定区域，指定层属性，指定某层上的网络规则等等。
使用约束管理器可以定义如下规则：自定义网络，差分对属性，设定区域，指定层属性，指定某层上的网络规则等等。
先进的PCB编辑器
所有的差分对支持自动生成配对，交互式布线，实时检查规则。多种延迟线设计方式用来满足设计规则，包括：蛇形折叠状，伸缩状，和锯齿状。实时走线显示可即时反馈走线信息，指导设计是否满足要求。使用自动生成测试功能可以自动添加测试点和夹具位置。
所有的差分对支持自动生成配对，交互式布线，实时检查规则。多种延迟线设计方式用来满足设计规则，包括：蛇形折叠状，伸缩状，和锯齿状。实时走线显示可即时反馈走线信息，指导设计是否满足要求。使用自动生成测试功能可以自动添加测试点和夹具位置。
布局操作模式
布局应用模式为布局操作提供了便捷的编辑环境。新增功能包括：单一点击可移动元件，保持布局的图形化界面，元器件对齐和预选命令作用在元件中心。此模式允许执行基本的布局功能，如通过“元件参考名称”放置元件 。
电路设计复用功能是对相同的元件进行布局布线。 在数据库中将应用对象作为一组表示。电路文件存储在数据库或磁盘上以便被其他电路板重复调用。
布局应用模式为布局操作提供了便捷的编辑环境。新增功能包括：单一点击可移动元件，保持布局的图形化界面，元器件对齐和预选命令作用在元件中心。此模式允许执行基本的布局功能，如通过“元件参考名称”放置元件 。
电路设计复用功能是对相同的元件进行布局布线。 在数据库中将应用对象作为一组表示。电路文件存储在数据库或磁盘上以便被其他电路板重复调用。
全功能信号完整性分析
信号完整性分析作为一项设计要求,该要求要确保设计符合目前使用的各种高速标准接口规范。16.5版本为OrCAD产品市场带来了全新的强大的且价格适中的信号完整性解决方案。
OrCAD PCB SI提供了一个完全集成从前端到后端的信号完整性分析环境，能够直接通过仿真分析结果将生成的规则导入约束管理器来指导设计。
OrCAD PCB SI包括：支持所有类型IBIS模型，差分对仿真，串扰分析，PCB设计参数提取，通过模拟扫描进行解空间分析，创建约束规则，等等。
信号完整性分析作为一项设计要求,该要求要确保设计符合目前使用的各种高速标准接口规范。16.5版本为OrCAD产品市场带来了全新的强大的且价格适中的信号完整性解决方案。
OrCAD PCB SI提供了一个完全集成从前端到后端的信号完整性分析环境，能够直接通过仿真分析结果将生成的规则导入约束管理器来指导设计。
OrCAD PCB SI包括：支持所有类型IBIS模型，差分对仿真，串扰分析，PCB设计参数提取，通过模拟扫描进行解空间分析，创建约束规则，等等。
支持Windows 7
16.5版本完全支持32位和64位Windows 7系统，包括支持Windows UAC（用户访问控制）的限制。
16.5版本完全支持32位和64位Windows 7系统，包括支持Windows UAC（用户访问控制）的限制。
了解更多，请点击浏览：What's New in Cadence 16.5
